AMD 要把記憶體堆在 CPU 上！主機板插槽都省了

先進製程進度緩慢的情況下，多晶片整合封裝成了半導體行業的大趨勢，各家不斷玩出新花樣。ISSCC 2023 國際固態電路大會上，AMD 提出了多種新的整合封裝設想，其中之一就是在 CPU 處理器內部，直接堆疊 DRAM 記憶體，而且是多層堆疊。

一種方式是 CPU 計算模組、DRAM 記憶體模組並排封裝在矽中介層上，而另一種方式就是在計算模組上方直接堆疊記憶體模組，有點像手機 SoC。

AMD 表示，這種設計可以讓計算核心以更短的距離、更高的頻寬和更低的延遲訪問記憶體，而且能大大降低功耗，2.5D 封裝可以做到獨立記憶體功耗的 30％ 左右，3D 混合鍵合封裝更是僅有傳統的 1/6。

如果堆疊記憶體容量足夠大，主機板上的 DIMM 插槽甚至都可以省了。

AMD 甚至考慮在 Instinct 系列加速卡已經整合封裝 HBM 高頻寬記憶體的基礎上，在後者之上繼續堆疊 DRAM 記憶體，但只是一層，容量不會太大。

這樣的最大好處是一些關鍵算法核心可以直接在整合記憶體內執行，而不必在 CPU 和獨立記憶體之間往返通信傳輸，從而提升性能、降低功耗。

另外，AMD 還設想在 2D / 2.5D / 3D 整合封裝晶片的內部，除了 CPU+GPU 混合計算核心，還集成更多模組，包括記憶體、統一封裝光網路通道物理層、特定域加速器等等，並引入高速標準化的晶片間接口通道（UCIe），尤其是引入光網路通道，可以大大簡化網絡基礎架構。

當然，AMD 的這種設想僅面向伺服器和數據中心領域，桌面上不會這麼做，否則就無法升級了。

歡迎加入我們的 Facebook 粉絲團，隨時掌握最新消息!
喜歡看圖說故事的話，也可以追蹤 Instagram 專頁!
我們也有 Google News 可以隨時 follow!