AMD Zen 6 CPU 將採用「Sea-of-Wires」D2D 互連技術，取代 SERDES 帶來更高效能與更低延遲

2025-09-30 JC

AMD 計劃在 Zen 6 CPU 中導入全新「Sea-of-Wires」D2D 互連技術，取代傳統 SERDES 架構。透過 TSMC InFO-oS 與 RDL 技術，Zen 6 可降低功耗與延遲，並大幅提升頻寬。

Zen 6 的重大轉變：從 SERDES 到 Sea-of-Wires

自 Zen 2 以來，AMD 一直使用 SERDES（Serializer/Deserializer）技術進行核心晶片間的通訊。然而，SERDES 需要將資料從並行轉換成序列，再傳輸至 I/O 晶片，過程中不僅耗能，還會增加延遲。隨著新世代處理器加入 NPU 與更高頻寬需求，這種方式逐漸顯得不足。因此，AMD 計劃在 Zen 6 CPU 上採用「Sea-of-Wires」D2D（Die-to-Die）互連技術，這一轉變已在 Strix Halo APU 中初步展現。

新的互連方式結合了 TSMC 的 InFO-oS（Integrated Fan-Out on Substrate）與 RDL（Redistribution Layer）技術。簡單來說，AMD 不再依賴大型 SERDES 區塊，而是透過 RDL 在晶片與基板之間鋪設多條細小的平行導線，讓晶片間能以「寬頻平行通道」進行高速資料交換。這種設計避免了序列化 / 反序列化的功耗與延遲問題，同時能藉由增加平行埠數量，輕鬆擴展整體頻寬。

新架構的最大優點在於能大幅降低延遲與功耗，並為 CPU 帶來更高的通訊頻寬，特別適合 AI 與高效能運算需求。不過，設計上也存在挑戰，例如多層 RDL 的佈線複雜度，以及晶片下方空間因導線密集而帶來的排線優化難題。