Intel 18A-P 製程大躍進！雙觸點技術與 Diamond Rapids 晶片效能全面爆發

Diamond Rapids 首創 Power Boost 雙觸點架構！同等面積壓榨出極致時脈

半導體晶圓代工領域向來是群雄割據的硬仗，Intel 為了讓自家代工服務（Intel Foundry）衝上頂峰，正開足馬力加速先進製程與封裝技術的迭代。就在近期舉行的 VLSI 2026 國際大會上，Intel 毫無保留地揭開全新 18A-P 製程技術的神祕面紗，這款製程不僅是延續 18A 先進架構的王牌，更是吸引全球一線科技巨頭青睞的關鍵核心，目前該製程已正式進入風險產出（Risk Production）階段。

這次 18A-P 最引人注目的祕密武器當屬業界首創的 Power Boost 技術，這項創新是在 RibbonFET 環繞閘極晶體管與 PowerVia 背面供電技術的堅實基礎上，針對 NMOS 和 PMOS 晶體管導入全新的雙觸點架構。簡單來說，它能在完全不改變晶片導體佔用面積的前提下，有效降低電阻並提高驅動電流，讓晶片在相同的電容表現下飆出更高的時脈頻率。對於那些對功耗極度敏感、卻又渴望極致效能的運算應用來說，這無疑是一大福音。

intel 18a p diamond rapids debuts power boos 1

在具體的數據表現上，18A-P 面對標準 ARM 核心架構時，能在相同功耗下帶來高達 9% 的效能提升；若是追求極致節能，則能在相同效能水平下，大幅降低 18% 的功耗，這兼具高頻與省電的特質，讓它成為新一代高效能運算（HPC）以及邊緣 AI 晶片的理想基石。另外，18A-P 也完整相容 18A 的設計規則，代表晶片設計客戶可以無縫轉移現有的 IP 資源與設計流程，省去重新開發的龐大成本。

intel 18a p diamond rapids debuts power boos 4

除了晶體管架構的創新，Intel 在材料科學與幾何結構的優化上也下了很深的功夫，18A-P 透過全新的材料升級與設計調整，再搭配先進的 EDA（電子設計自動化）工作流，成功將晶片的散熱阻抗降低了 20% 到 40%，晶片在高負載運作時，熱量能更快速地排出，維持穩定的系統表現。同時，負責晶片內部上下層垂直連接的矽穿孔（TSV）與導孔電阻，也獲得了 10% 到 30% 的顯著改善。

為了給設計師更大的發揮空間，18A-P 維持 160 奈米和 180 奈米兩種不同的邏輯閘高度，以及 50 奈米的接觸多晶矽間距（CPP）。同時，Intel 還特別在超低電壓（ULVT）與低電壓（LVT）之間，加入全新的第五組邏輯閾值電壓（Vt）選擇。這項細緻的微調工具，能讓工程師在追求極速響應與控制漏電功耗之間，找到更完美的黃金平衡點。

intel 18a p diamond rapids debuts power boos 2

談到 18A-P 的靈魂，就不得不提背面供電（Backside Power Delivery）技術，Intel 將複雜的主力電源線路全部移到晶圓背面，成功釋放前端信號線路的擁擠壓力。這巧妙的空間魔術不僅讓晶片面積精簡 11%，還縮短了連線長度並減少導孔數量。18A-P 繼續沿用性價比極高的 32 奈米金屬製程來打造背面網絡，有效精簡了製造步驟與生產成本。

intel 18a p diamond rapids debuts power boos 3

而這項先進製程也不是實驗室裡的觀賞品，Intel 在 Computex 2026 上就已正式宣布，代號為 Diamond Rapids 的下一代全新 Xeon 處理器，將會全面採用 18A-P 製程打造。市場消息也指出，包含 Apple、SpaceX、TeraFab 等重量級客戶都已經與 Intel Foundry 展開深度合作，甚至連 NVIDIA 和 Google 也有望在未來加入投片行列，藉此緩解全球 AI 晶片產能供不應求的燃眉之急。

在鞏固近幾年量產技術的同時，Intel 的前瞻研究團隊也在大會上展示多項令人振奮的實驗室成果。首先是與加州大學聖地牙哥分校合作的 300 毫米氮化鎵（GaN）與矽基材料複合晶片，首度實作高達數千個邏輯閘的數位控制電路，其功耗延遲積（PDP）達到驚人的 6.2 艾托焦耳（aJ），效率比以往的氮化鎵邏輯架構暴增千倍以上。此外，研發團隊還在 45 奈米閘極間距下成功整合了 3D 互補式場效電晶體（CFET），透過將 NMOS 和 PMOS 垂直堆疊，並結合背面供電與直接背面接觸技術，在極小的空間內壓榨出更高的運算密度。

最後一項進展則是採用減成法打造的全新「釕（Ru）互連導線」技術。研究人員在 RibbonFET 測試晶片上首度將釕導線與空氣隙（Airgap）架構結合，在相同漏電率的前提下，成功讓電容大幅降低 35%，進而使整體電路效能提升約 2%。同時，上下層導孔的電阻也削減了近 50%。這些在材料與幾何結構上的大膽創新，都為未來極致微縮的晶片傳輸效率奠定了穩固的基礎。

快速 Q&A 整理

Intel 18A-P 製程與先前的 18A 有什麼主要差異？

18A-P 是基於 18A 的效能增強版，兩者設計規則完全相容。不過 18A-P 額外導入了 Power Boost 雙觸點技術與材料優化，在相同功耗下能提升 9% 的效能，或在相同效能下降低 18% 的功耗，同時改善了 20% 到 40% 的熱阻表現。

什麼是 Power Boost 技術？它能帶來什麼好處？

Power Boost 是 Intel 業界首創的雙觸點晶體管架構，利用 PowerVia 背面供電優勢，同時在 NMOS 和 PMOS 晶体管上建立雙觸點。它能在不改變晶片面積（Footprint）的情況下降低電阻、提高驅動電流，讓晶片衝上更高的時脈頻率。

有哪些已知產品或客戶將採用 Intel 18A-P 製程？

Intel 已官方確認預計於 2027 年推出的下一代「Diamond Rapids」Xeon 處理器將採用 18A-P 製程。此外，市場上也傳出 Apple、SpaceX、TeraFab 等科技巨頭正與 Intel 代工服務展開相關合作。

Intel 在背面供電技術上取得了哪些具體成效？

透過將主要電源佈線移到晶圓背面，Intel 成功減少了晶片正面的訊號線擁擠。這項技術在 18A-P 上能帶來 11% 的晶片面積縮減，並透過簡化的 32 奈米金屬工藝製程，有效精簡生產步驟與製造成本。

除了 18A-P，Intel 在 VLSI 2026 還發表了哪些前瞻技術？

Intel 展示了三項未來技術：第一是效率提升千倍的 300 毫米單晶片 GaN 與矽基複合數位邏輯電路；第二是在 45 奈米間距下成功運作、將 NMOS/PMOS 垂直堆疊的 CFET 架構；第三則是能降低 35% 電容、提升傳輸效率的減成法釕（Ru）金屬互連導線。

延伸閱讀