Intel 展示「巨無霸」封裝火力：12 倍光罩尺寸、16 顆運算磚，強勢挑戰 18A 與 14A 極限

Intel 超越物理極限：當晶片封裝比手掌還大

在半導體的世界裡，「大」就是強的代名詞，但要如何把晶片做大卻是物理學上的艱鉅挑戰。Intel 近期對外展示了一項極具野心的先進封裝概念，其規模之大令人咋舌：這顆概念晶片的封裝尺寸竟然達到傳統光罩（Reticle）極限的 12 倍以上。想像一下，傳統單一晶片受限於微影機台的曝光尺寸（約 858 mm²），而 Intel 透過先進封裝技術，將這個限制打破，打造出一個由多個小晶片（Chiplet）拼接而成的「巨無霸」系統。

這項技術展示的核心，在於它能整合高達 16 顆運算磚（Compute Tiles），而且這些運算磚是基於 Intel 最先進的 18A 甚至未來的 14A 製程節點所打造。這不僅是堆疊數量的競賽，更是製程工藝的火力展示，宣示 Intel 在摩爾定律趨緩的當下，選擇用「系統級封裝」來延續效能的指數級成長。對於需要極高算力的 AI 資料中心而言，這種能將大量運算單元封裝在一起的技術，無疑是解決算力瓶頸的關鍵鑰匙。

除了運算核心的堆疊，AI 晶片面臨的最大挑戰往往是「記憶體頻寬」。Intel 在這次展示中，特別強調了其封裝技術能支援高達 24 個 HBM（高頻寬記憶體）堆疊位置。對比目前市面上頂級 AI 加速器通常配置 6 到 8 顆 HBM，Intel 的方案直接將記憶體容量與頻寬推向了新的維度。

為了達成這樣的連接密度，Intel 運用了升級版的 EMIB（Embedded Multi-die Interconnect Bridge）技術。不同於傳統將晶片放在昂貴且巨大的矽中介層（Silicon Interposer）上，EMIB 技術僅在晶片與晶片需要溝通的「橋樑」處使用矽橋，大幅降低了成本並提高了良率。而這次展示更暗示了「EMIB-T」技術的應用，透過在矽橋中加入矽穿孔（TSV），讓電源可以直接垂直傳輸，解決了超大尺寸封裝中常見的供電不穩問題，為未來的 HBM4 記憶體世代做好了準備。

這場封裝技術的軍備競賽，背後其實是 Intel 晶圓代工服務（Intel Foundry）爭取外部客戶的戰略佈局。14A 製程節點是 Intel 首個從設計階段就與外部客戶（如 NVIDIA、AMD 等潛在對象）共同定義的製程，Intel 不再閉門造車，而是真正轉型為服務導向的代工廠。

為了支撐 12 倍光罩尺寸這類超大型封裝的穩定性，Intel 也正在積極推動「玻璃基板（Glass Core Substrate）」技術。雖然目前的展示可能仍基於有機基板的極限改良，但玻璃基板憑藉其優異的平整度與耐熱性，被視為實現下一代超大型封裝的終極解法。當封裝尺寸大到一定程度，傳統有機基板會像烤過的吐司一樣翹曲，而玻璃基板則能像磐石般穩定，讓高達 448 Gbps 的訊號傳輸依然清晰無誤。這項技術的成熟，將是 Intel 在 2026 年後與台積電 CoWoS 技術一決高下的秘密武器。

Intel 的技術願景並非單一維度的，而是 2D 與 3D 的結合。在這次的展示中，我們看到了 Co-EMIB 概念的極致發揮：利用 Foveros 3D 技術將晶片垂直堆疊，再利用 EMIB 技術進行水平連接。

這種「積木式」的晶片設計理念，讓客戶可以靈活選擇不同製程的晶片進行組合。例如，核心運算單元可以使用最昂貴的 18A 製程，而 I/O 或快取單元則可以使用較成熟的製程，最後透過先進封裝合而為一。這不僅降低了生產成本，也讓產品的上市時間更加靈活。對於正渴望在 AI 硬體競賽中突圍的科技巨頭來說，Intel 提供的這套「先進封裝自助餐」，無疑具有極大的吸引力。

歡迎加入我們的 Facebook 粉絲團，隨時掌握最新消息!
喜歡看圖說故事的話，也可以追蹤 Instagram 專頁!
我們也有 Threads 可以隨時 follow!