SK Hynix 先進封裝全面進化！攜手 Intel EMIB 與混合鍵合，邁向次世代 3D HBM 記憶體時代
SK Hynix 克服散熱與功耗瓶頸：從 MR-MUF 到次世代混合鍵合技術
在全球人工智慧軍備競賽如火如荼之際，高頻寬記憶體已成為決定運算效能的核心瓶頸。記憶體大廠 SK Hynix 在 Hot Chips 大會上，由封裝工程副總裁 Jaesik Lee 揭露最新技術藍圖，展示如何藉由多元先進封裝架構克服頻寬、功耗與散熱等重大挑戰，並規劃將產品一步步推向 3D 堆疊的全新世代。
目前主流的高頻寬記憶體多採用 2.5D 封裝，將多層 DRAM 核心晶粒透過矽穿孔技術堆疊在基底晶粒上，再與處理器一同配置於矽中介層，相較於傳統 GDDR6 記憶體，現行 HBM3E 模組具備更高的空間利用率與頻寬表現。為了進一步提升效能，SK Hynix 在最新的 HBM4 規格中導入超過 2 萬個矽穿孔與更高的封裝高度，可提供突破每秒 2 TB 的超高傳輸頻寬，同時降低約 40% 的能源消耗。
然而，隨著記憶體堆疊層數朝 16 層甚至 20 層邁進，傳統封裝面臨顯著的熱阻與晶圓翹曲挑戰。SK Hynix 除了在 16 層 HBM3E 推進改良版 MR-MUF 技術外，也積極開發次世代混合鍵合（Hybrid Bonding）工藝。混合鍵合技術能在增加堆疊層數的同時降低 35% 的熱阻，並縮小矽穿孔間距至 18 微米以下。針對局部過熱問題，SK Hynix 亦打造專屬的 I-HBM 散熱方案，在晶片熱點區域嵌入高導熱絕緣材料，進一步降低 30% 以上的熱阻。
在外部整合方面，SK Hynix 除了支援台積電的 CoWoS 系列封裝技術外，也在 2.5D 解決方案中納入 Intel EMIB 封裝技術。這項跨生態系的相容性佈局，為各大晶片設計業者提供更多彈性。展望未來，SK Hynix 終極目標是實現真正的 3D 晶片堆疊架構，直接將記憶體晶圓堆疊於運算加速器上方，徹底打破資料傳輸的延遲與功耗限制。
SK Hynix 在 Hot Chips 大會上公布了哪些先進封裝重點？
SK Hynix 展示了從 2.5D 邁向 3D 結構的藍圖，包含改良型 MR-MUF、次世代混合鍵合（Hybrid Bonding）、I-HBM 散熱機制，並支援包括 Intel EMIB 與台積電 CoWoS 在內的多種封裝技術。
次世代 HBM4 記憶體具備哪些關鍵規格與效能提升？
HBM4 具備超過每秒 2TB 的頻寬、高達 48GB 的容量、逾 2 萬個矽穿孔（TSV），並相較於前代降低超過 40% 的功耗效率負擔與 14% 的熱阻。
混合鍵合（Hybrid Bonding）對高頻寬記憶體有何優勢？
混合鍵合技術可在增加堆疊層數的情況下減少 35% 的熱阻，縮小 TSV 間距至 18 微米以下，並提升核心晶粒厚度裕度，解決傳統微凸塊的間距與散熱極限。
什麼是 SK Hynix 提出的 I-HBM 散熱技術？
I-HBM 是一種針對局部熱點的降溫架構，在晶粒通訊介面等熱點區域嵌入高導熱且絕緣的冷卻元件，能額外降低 30% 以上的熱阻。
SK Hynix 未來的 3D 封裝目標是什麼？
未來的 3D 整合目標是將高頻寬記憶體直接堆疊在運算加速器（如 GPU 或 XPU）上方，以大幅縮短傳輸路徑、降低功耗並釋放極限運算效能。
延伸閱讀
歡迎加入我們的 Facebook 粉絲團，隨時掌握最新消息!
喜歡看圖說故事的話，也可以追蹤 Instagram 專頁!
我們也有 Threads 可以隨時 follow!